Seven Segment Display In VHDL

Berikut ini contoh kode program VHDL dari alat BCD to 7 Segment Decoder yang dapat meng-input bilangan BCD (Binary Coded Decimal) 4-bit dan menampilkan output berupa angka di dalam Seven Segment Display atau di dalam LED output yang ada di FPGA.

    LIBRARY IEEE;
    USE IEEE.STD_LOGIC_1164.ALL;
    ENTITY BCD2LED IS
    PORT (D:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
    O:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
    END BCD2LED;
    ARCHITECTURE RTL OF BCD2LED IS
    BEGIN
    PROCESS (D)
    BEGIN
    CASE D IS
    WHEN "0000"=>O<="1111110";
    WHEN "0001"=>O<="0110000";
    WHEN "0010"=>O<="1101101";
    WHEN "0011"=>O<="1111001";
    WHEN "0100"=>O<="0110011";
    WHEN "0101"=>O<="1011011";
    WHEN "0110"=>O<="X011111";
    WHEN "0111"=>O<="1110000";
    WHEN "1000"=>O<="1111111";
    WHEN "1001"=>O<="111X011";
    WHEN OTHERS=>O<="XXXXXXX";
    END CASE;
    END PROCESS;
    END RTL;